Cốt lõi củaHDIViệc sản xuất bo mạch nằm ở việc đạt được-sự kết nối mật độ cao thông qua các vi lỗ và đường nét tinh xảo, với các công nghệ chính bao gồm khoan bằng laze, trám mạ điện vi lỗ, sản xuất từng lớp và căn chỉnh chính xác.
1, Công nghệ sản xuất cốt lõi
Công nghệ khoan laze
Chức năng: Khoan các lỗ có kích thước siêu nhỏ (thường có đường kính 3-5 ml) trên lớp cách điện để kết nối điện giữa các lớp.
Các thông số chính: khẩu độ, tỷ lệ khung hình (thường được kiểm soát ở mức 1: 0,8-1: 1), độ nhám của thành lỗ. Laser tia cực tím (UV) thường được sử dụng để đạt được "xử lý lạnh" và giảm thiệt hại do nhiệt.
Thách thức: Cần hợp tác với các hệ thống định vị chính xác (chẳng hạn như định vị trực quan CCD) để đảm bảo rằng lỗi căn chỉnh giữa vị trí lỗ và mạch lớp dưới ở mức micromet.
Công nghệ mạ điện xốp xốp
Chức năng: Lắng đọng đồng trên thành trong của các lỗ siêu nhỏ được khoan bằng tia laser, tạo thành đường dẫn điện có điện trở thấp.
Quy trình chính: Sử dụng công nghệ mạ điện xung để kiểm soát dạng sóng hiện tại và đảm bảo lớp đồng bên trong lỗ đồng nhất và không có lỗ rỗng. Sau khi lấp đầy các lỗ, việc đánh bóng cơ học hóa học (CMP) thường được thực hiện để làm phẳng bề mặt.
Thách thức: Việc lấp đầy đồng đều các vi lỗ có tỷ lệ khung hình cao để ngăn chặn sự phản xạ tín hiệu hoặc trở kháng không khớp do lỗi mạ điện.
Quy trình sản xuất theo lớp
Chức năng: Xây dựng các bảng mạch nhiều{0}}lớp bằng cách xếp chồng chúng lên nhau từng lớp để đạt được mật độ-đi dây cao.
Các bước chính:
Chuẩn bị bảng lõi: Chuẩn bị bảng lõi cơ bản (thường làFR-4).
Stacking cycle: On the core board or existing layers, the following steps are carried out in sequence: coating photosensitive medium ->laser drilling ->chemical copper plating ->electroplating thickening ->photolithography pattern transfer ->ép và đóng rắn.
Ưu điểm chính: Đạt được-các đường nét cực nhỏ (chiều rộng/khoảng cách đường lên tới 30-50 μ m) và mật độ đường nét cao.
Công nghệ căn chỉnh và cán chính xác
Chức năng: Đảm bảo căn chỉnh chính xác của từng mạch lớp trong quá trình nén, tránh tình trạng lệch trục giữa các lớp có thể gây ra hở mạch hoặc đoản mạch.
Yêu cầu chính: Độ chính xác căn chỉnh giữa các lớp phải nằm trong khoảng ± 15 μ m. Việc sử dụng cán tuần tự (cán từng lớp) thay vì cán một-một lần có thể làm giảm đáng kể các bong bóng và khuyết tật giữa các lớp.
2, Quy trình phụ trợ và chính
Xử lý bề mặt: chẳng hạn như ENIG (vàng ngâm niken điện phân), OSP (mặt nạ hàn hữu cơ), v.v., để bảo vệ bề mặt đồng và mang lại khả năng hàn tốt.
Mặt nạ hàn và in lụa: in chính xác mặt nạ hàn và nhận dạng ký tự.
Kiểm tra và kiểm tra: Sử dụng thử nghiệm kim bay, kiểm tra quang học tự động (AOI), v.v. để đảm bảo hiệu suất điện và chất lượng bề ngoài.
3, Những thách thức kỹ thuật và xu hướng phát triển
Thách thức: Khi kích thước lỗ chân lông tiếp tục giảm (chẳng hạn như<30 μ m) and the aspect ratio increases (such as>1:1), độ khó của việc khoan laser và mạ điện tăng mạnh; Việc kiểm soát tính toàn vẹn tín hiệu và căn chỉnh giữa các lớp của các bảng HDI-thứ tự cao (chẳng hạn như HDI kết nối lớp tùy ý) phức tạp hơn.
Xu hướng: Phát triển theo hướng bậc cao hơn (chẳng hạn như HDI kết nối lớp tùy ý), khẩu độ/băng thông đường truyền nhỏ hơn (chẳng hạn như mức 20 μ m), vật liệu mới (chẳng hạn như vật liệu điện môi Dk/Df thấp) và sản xuất thông minh (chẳng hạn như kiểm tra chất lượng AI, tối ưu hóa mô phỏng song sinh kỹ thuật số của các thông số quy trình).
Bảng mạch in HDI, fr-4 pcb, bảng mạch in